用電壓表和電流表可以測(cè)未知導(dǎo)體R的電阻值，即伏安法測(cè)電阻．如圖1為小白設(shè)計(jì)的一種測(cè)量方案的原理圖．
　
（1）根據(jù)電路圖，在圖3中用筆畫線代替導(dǎo)線連接實(shí)物圖．
（2）某次實(shí)驗(yàn)時(shí)電壓表和電流表的讀數(shù)如圖2所示，電流表的讀數(shù)為______A，電壓表的讀數(shù)為______V，測(cè)得的電阻值為______Ω；
（3）如果考慮到電流表的阻值不為0，則用該測(cè)量方案測(cè)出的結(jié)果必然存在誤差．請(qǐng)你分析說明用這種實(shí)驗(yàn)方案測(cè)量出來的電阻值會(huì)比電阻的真實(shí)值偏大或偏小？已知電流表的內(nèi)阻R_A為1Ω，要求用此方案測(cè)出的電阻值與真實(shí)值間的差異不大于真實(shí)值的1%，則對(duì)待電阻的真實(shí)值R_X要求是什么？

在探究“串聯(lián)電路各電壓的關(guān)系”時(shí)，吳強(qiáng)小組的同學(xué)分別按甲、乙、丙三個(gè)測(cè)量電

    路進(jìn)行了正確的測(cè)量，測(cè)量結(jié)果U₁、U₂、U如右下表所示。

(1)該小組的同學(xué)分析數(shù)據(jù)后發(fā)現(xiàn)：串聯(lián)電路各部分電壓之和很接近但小于總電壓。這與他們猜想的“串聯(lián)電路各部分電壓之和等于總電壓”不完全一致。為此，他們重新檢查實(shí)驗(yàn)電路，再進(jìn)行了兩次測(cè)量，測(cè)量數(shù)據(jù)基本沒有變化。老師提示：電壓表接入電路測(cè)量時(shí)本身會(huì)對(duì)電路結(jié)構(gòu)有影響。請(qǐng)你幫他們重新設(shè)計(jì)測(cè)量電路圖，把它畫在右邊的虛線方框中。

(2)該小組的同學(xué)按照你設(shè)計(jì)的測(cè)量電路正確進(jìn)行測(cè)量，驗(yàn)證了他們的猜想。但他們同

時(shí)發(fā)現(xiàn)：“串聯(lián)各部分電壓是相等的”。這個(gè)結(jié)論一定成立嗎?         （選填 “一定”或“不一定”）。為了檢驗(yàn)這個(gè)結(jié)論是否成立，應(yīng)該__________              __繼續(xù)進(jìn)行實(shí)驗(yàn)。

(3)根據(jù)表中數(shù)據(jù)，可以求得電壓表內(nèi)阻Rv與燈泡電阻R_L的比值：         。

(4)該組同學(xué)認(rèn)為，即使按重新設(shè)計(jì)的測(cè)量電路測(cè)量，電壓表同樣會(huì)改變電路結(jié)構(gòu)， 因而也會(huì)影響各電壓的測(cè)量值，但不會(huì)影響實(shí)驗(yàn)結(jié)論的正確性。你認(rèn)為會(huì)影響實(shí)驗(yàn)結(jié)論的正確性嗎？__      __（選填“會(huì)”或“不會(huì)”）。